Главная страница
Образовательный портал Как узнать результаты егэ Стихи про летний лагерь 3агадки для детей
qrcode

раздел 9. Задача с помощью дешифратора синтезировать схему, реализующую бф f 1 (0,2,4,5,7). Запишем эту бф в сднф


НазваниеЗадача с помощью дешифратора синтезировать схему, реализующую бф f 1 (0,2,4,5,7). Запишем эту бф в сднф
Анкорраздел 9.doc
Дата02.10.2017
Размер2.9 Mb.
Формат файлаdoc
Имя файлараздел 9.doc
ТипЗадача
#23776
КаталогОбразовательный портал Как узнать результаты егэ Стихи про летний лагерь 3агадки для детей
Образовательный портал Как узнать результаты егэ Стихи про летний лагерь 3агадки для детей

9. синтез комбинационных схем на основе узлов

дискретных устройств
9.1. Синтез комбинационных схем с использованием

дешифраторов
В булевых функциях дешифраторов и мультиплексоров присутствуют операции логического сложения и умножения входных переменных. Это позволяет реализовывать БФ на основе этих узлов.

Задача 9.1. С помощью дешифратора синтезировать схему, реализующую БФ F1=Σ(0,2,4,5,7).

Запишем эту БФ в СДНФ:

Рассмотрим систему БФ трехразрядного дешифратора:

Выходные функции дешифратора Y0, Y2, Y4, Y5, Y7 полностью совпадают с конъюнкциями, входящими в F1. Таким образом, тривиальная реализация БФ заключается в простом логическом сложении сигналов с соответствующих выходов дешифратора. Чтобы реализовать заданную БФ, к дешифратору нужно добавить схему, выполняющую логическое сложение сигналов с этих выходов, т. е. схему ИЛИ на пять входов. Комбинационные схемы, соответствующие функции F1, представлены на рис. 9.1.



Рис. 9.1. Схема реализации F1 на управляемом дешифраторе:

а – с использованием схемы ИЛИ на 8 входов;

б – с использованием нескольких схем ИЛИ
В представленных схемах используются управляемые дешифраторы, поэтому для их нормальной работы нужно на управляющие входы подать единичный уровень. На рис. 9.1 (а) применена схема ИЛИ на 8 входов. На неиспользуемые три входа этой схемы нужно подать логический ноль. На рис. 9.1 (б) используются каскадное включение схем ИЛИ с двумя и тремя входами. Неиспользуемые выходы дешифраторов остаются «висящими» и никуда не подключаются!

Задачу можно решить с использованием двухразрядных дешифраторов (рис. 9.2). Из них строится трехразрядный дешифратор, соответствующие выходы которого собираются на схемах ИЛИ. В этой схеме элемент ИЛИ на пять входов реализован иначе, чем на рис. 9.1 (б).


Рис. 9.2. Реализация БФ F1 на двухразрядных дешифраторах
Задача 9.2. С помощью трехразрядного дешифратора с инверсными выходами синтезировать схему, реализующую БФ F2=Σ(3,4,5,6,8,10,11).

Любой выход дешифратора с инверсными выходами реализует функцию

В соответствие с заданием необходимо реализовать:



Преобразуем функцию с использованием теоремы Де Моргана следующим образом:

Четырехразрядный дешифратор построен из двух трехразрядных дешифраторов. В качестве выходной схемы используется стандартная 8-входовая схема И-Не. На неиспользуемый вход схемы И-Не подается сигнал равный логической единице (рис. 9.3).

Рис. 9.3. Реализация БФ F2
Задача 9.3. С помощью трехразрядного дешифратора синтезировать схему, реализующую БФ Z=П(1,2,5,6,7,8,12,13,15).

Эту задачу можно решить двумя способами:

  1. поскольку функция задана в СКНФ (нулевыми значениями), то задачу можно переформулировать: Z=Σ(0,3,4,9,10,11,14), т. е. задать БФ в форме СДНФ, при этом в скобках указываются те наборы аргументов, на которых БФ принимает единичные значения. Схема на рис. 9.4 (а).



  1. записать БФ в форме СКНФ и выполнить преобразования:




Здесь для реализации функции Z использован дешифратор с инверсными выходами (рис. 9.4, б).


Рис. 9.4. Реализация функции Z:

а – на дешифраторе с прямыми выходами;

б – на дешифраторе с инверсными выходами


9.2. Синтез комбинационных схем с использованием

мультиплексоров
Булева функция мультиплексора 4 на 1 имеет вид:

Анализ функции (при Е=1) показывает, что в каждую конъюнкцию входит конституента единицы, т. к. в состав мультиплексора входит дешифратор. Кроме того, мультиплексор реализует логическую сумму конъюнкций переменных. Отсюда очевидна тривиальная реализация БФ: если в любой момент времени переменные A1А0 принимают одно из четырех значений (00, 01, 10, 11), то чтобы получить необходимое значение выхода, нужно подать на входы D0, D1, D2, D3 соответствующее постоянное значение 0 или 1.

Задача 9.4. С помощью управляемого мультиплексора синтезировать схему, реализующую БФ Q=Σ(1,2).

Запишем функцию Q в форме СДНФ:
.
Преобразуем функцию f к виду функции Q. Для этого переобозначим А11 а А02. Тогда формула 9.2 примет следующий вид:
.
Чтобы f=Q в выражении (9.2) следует переменным Е и Dk (k=0,1,2,3) присвоить значения констант D0=D3=0, Е=D1=D2=1, т. е. на входы мультиплексора подать сигналы постоянного уровня:

Схема реализации функции Q приведена на рис. 9.5.

Рис. 9.5. Тривиальная реализация функции Q на мультиплексоре
Если переменные х1х2 принимают значения 00 или 11, то мультиплексор коммутирует на выход значения сигнала с входов 0 или 3, т. е. нулевые значения. Если х1х2 принимают значения 01 или 10, то на выход поступает сигнал высокого уровня с входов 1 или 2.

Задача 9.5. С помощью управляемого мультиплексора 8 на 1 синтезировать схему, реализующую БФ Z=Σ(1,3,4,5,7,9,12,14,15).

Функция Z зависит от четырех переменных, поэтому следует использовать два мультиплексора 8 на 1 с управляющими входами и собрать из них мультиплексор 16 на 1. Для реализации функции, по аналогии с задачей 9.4, на входы 1, 3, 4, 5, 7, 9, 12, 14, 15 этого мультиплексора нужно подать единицу, а на остальные входы ноль. Решение задачи представлено на рис. 9.6.

Рис. 9.6. Реализация функции Z на мультиплексорах 8 на 1


Реализация БФ в задачах 9.4 и 9.5 была тривиальной. Эти задачи можно решить более экономичными способами, применяя разложение функций по переменным (формула 6.1).

Задача 9.6. Синтезировать схему, реализующую БФ Z1=Σ(0,1,3,6), с помощью неуправляемого мультиплексора 4 на 1.

Запишем функцию в СДНФ и разложим ее по переменным х1 и х2:


В соответствии с разложением функции на входы мультиплексора D0, D1, D2 и D3 подаются сигналы, соответствующие функциям F0, F1, F2, F3 (рис. 9.7, а).

Рис. 9.7. Реализация БФ неуправляемыми мультиплексорами:

а – БФ Z1 от трех переменных;

б – Бф Z2 от четырех переменных при разложении по х1 и х2;

в – Бф Z2 при разложении по х1 и х2 на двух мультиплексорах;

г – БФ Z2 от четырех переменных при разложении по х3 и х4

Задача 9.7. С помощью неуправляемого мультиплексора 8 на 1 синтезировать схему, реализующую БФ Z2=Σ(1,5,9,11,13,15). Разложим функцию по переменным х1 и х2:

Схема, реализующая Z2, представлена на рис. 9.7 (б). При таком разложении пришлось ввести дополнительные логические элементы для реализации F0 и F1.

Функции F0 и F1 в свою очередь можно реализовать на мультиплексоре. В этом случае функцию Z2 можно реализовать на мультиплексорах по каскадной схеме включения (рис. 9.7, в).

При разложении функции Z2 по переменным х3х4 получается другой результат:

Схема, реализующая Z2 при таком разложении, представлена на рис. 9.7 (г).

Если БФ зависит от значительно большего числа переменных, чем число адресных входов мультиплексора, то схема реализуется каскадным включением мультиплексоров. Алгоритм реализации при этом заключается в следующем:

  1. БФ записывается в СДНФ или ДНФ;

  2. функция раскладывается по тому количеству старших переменных, сколько адресных входов у мультиплексора;

  3. полученные функции F0, F1,…,Fk, в свою очередь, точно также раскладываются по другим переменным, входящим в эти функции;

  4. этот процесс продолжается до тех пор, пока БФ не будет разложена до конца.

Этот алгоритм не строго формализован и не дает однозначного решения задачи. Он осложняется в тех случаях, когда можно применять мультиплексоры с различным количеством адресных входов. Тем не менее, такой способ синтеза схемы для реализации БФ применяется довольно часто.

Задача 9.8. С помощью неуправляемого мультиплексора 4 на 1 синтезировать схему, реализующую БФ:

Разложим функцию по переменным х1х2:


На втором шаге разложим функции F1, F2, F3 по переменным х5 и х6:

Таким образом, с помощью мультиплексоров сначала реализуются функции F1, F2, F3 , а затем функция Z3 (рис. 9.8).

Рис. 9.8. Реализация функции Z3 при разложении по х5 и х6
Каждую функции Fi можно раскладывать по различным переменным. Например, F3 – по х4 и х5. Полученная схема будет отличаться тем, что на адресные входы и входы данных мультиплексора, реализующего функцию F3, будут поступать другие сигналы:


Схема, соответствующая этому разложению, представлена на рис. 9.9.


Рис. 9.9. Реализация функции Z3 при разложении по х4 и х5
На рис. 9.1 представлена тривиальная реализация БФ на мультиплексорах с управляющим (стробирующим) входом. Используя разложение БФ по переменным, можно провести синтез схем, используя мультиплексоры с меньшим числом адресных входов, чем число булевых переменных, при этом на стробирующий вход подается переменная, по которой и производится разложение. Алгоритм такого синтеза заключается в следующем:

  1. БФ записывается в СДНФ или ДНФ;

  2. БФ раскладывается по какой-либо старшей переменной, которая будет подаваться на стробирующий вход, при этом находятся функции F0, F1;

  3. разложение этих функций нужно продолжать до тех пор, пока промежуточные функции не станут зависеть от n+1 переменной, где n – число адресных входов мультиплексора;

  4. так как выходная функция является логической функцией сложения, то на выходе нужно использовать схему ИЛИ, объединяющую выходы мультиплексоров.

Задача 9.9. С помощью мультиплексоров 4 на 1 синтезировать схему, реализующую БФ Р=Σ(0,2,4,6,9,12,13,14,15).

Проведем разложение функции по х1, которая будет подаваться на стробирующие входы мультиплексоров:




В свою очередь, функции F0 и F1 разложим по переменным х2 и х3:

Реализация функции Р на управляемых мультиплексорах представлена на (рис. 9.10).

Рис. 9.10. Реализация функции Р на управляемых мультиплексорах
9.3. Синтез комбинационных схем на программируемых

логических матрицах
Программируемая логическая матрица (ПЛМ) – это регулярная программируемая структура (рис. 9. 11), предназначенная для реализации систем булевых функций от n переменных, заданных в ДНФ. ПЛМ содержит две матрицы И и ИЛИ. Матрица И содержит k схем И, каждая из которых имеет 2n входов. Матрица ИЛИ содержит p k-входовых схем ИЛИ. В таком случае, ПЛМ называют матрицей «k×p для n переменных». На рис. 9.12 представлена схема незапрограммированной матрицы 8×4 для пяти переменных. При изготовлении кристаллов в узлах матриц (на пересечении вертикальных и горизонтальных шин) выращивают полупроводниковые диоды или транзисторы (биполярные или полевые), включенные таким образом, чтобы реализовать схемы И, ИЛИ. На рис. 9.13 представлена часть схемы И из ПЛМ. На этой схеме показана организация схемы И для конъюнкции от трех переменных.

Рис. 9.11. Структурная схема ПЛМ
К вертикальной шине f подсоединены диоды VD1…VD6, которые через резистор R подключены к положительному полюсу источника питания U. Для прямого и инверсного значения каждой переменной имеется свой диод. При нулевом значении любой переменной, поданной на один из входов, соответствующий диод открывается, и нулевое значение переменной оказывается на шине f. Единичное значение на f возникнет только в том случае, когда на входах всех диодов окажется высокий единичный уровень, т. е. и х1, и х2, и х3 будут равны единице.

Рис. 9.12. Схема ПЛМ 8×4

Рис. 9.13. Фрагмент одного элемента И ПЛМ:

а – полный (незапрограммированный) элемент И на 3 входа;

б – запрограммированный элемент И на три входа

Чтобы организовать настройку схемы И на определенную конъюнкцию, схему И программируют. Для возможности программирования в схему И последовательно включаются специальные тугоплавкие перемычки P. В режиме программирования на вход какой-либо переменной или ее инверсии подается импульс повышенного напряжения. При этом через диод и перемычку Р протекает такой ток, что перемычка нагревается и сгорает. Это приводит к тому, что разрывается связь диода с шиной f. Например, если требуется настройка схемы И на конъюнкцию

то при программировании пережигаются перемычки у диодов VD1, VD4, VD5. Таким образом, к шине f остаются подключенными только диоды, на которые подаются значения переменных, входящих в заданную конъюнкцию. На рис. 9.13 (б) показан результат программирования схемы И на заданную конъюнкцию.

На рис. 9.14 приведен фрагмент схемы ИЛИ на диодах, входящей в состав ПЛМ. Схема имеет четыре входа. Входным сигналом для матрицы ИЛИ является выходной сигнал, пришедший с соответствующей шины f матрицы И. Этот сигнал поступает на анод диода. Нулевой сигнал не открывает диод. Единичный сигнал открывает диод и проходит на выходную шину Y. Если какая-либо конъюнкция не входит в состав ДНФ, то в узле на пересечении шин f и Y перемычка пережигается при программировании.

Рис. 9.14. Фрагмент одного элемента ИЛИ ПЛМ

Пусть задана система из четырех БФ:

На рис. 9.15 показана ПЛМ, запрограммированная на реализацию этой системы. В тех узлах схемы, в которых перемычки пережжены, знаки «×» удалены. В узлах схемы, обозначенных знаком «×», диоды оставлены для реализации функций И и ИЛИ.

Рис. 9.15. ПЛМ, запрограммированная на систему БФ
В булевых функциях системы имеются одинаковые конъюнкции.


Каждую конъюнкцию fk (k=1..7) реализуем на одной из схем матрицы И. В каждую схему ИЛИ, реализующую одну из БФ системы, включаются только те конъюнкции, которые входят в данную функцию. Перемычки, соединенные с шинами схем И, реализующими конъюнкции, не входящие в функцию Yz (z=1..4), пережигаются при программировании.

Таким образом, если в системе БФ в различных функциях имеются одинаковые конъюнкции, то в матрице И они реализуются только одной схемой И, и после этого включаются в любую из схем ИЛИ.

Диоды в матрице И шины f8 не участвует в создании ни одной конъюнкций. Они не удаляются из схемы. Так как функция f8=0, то и из матрицы ИЛИ ее удалять не нужно.

С помощью ПЛМ можно реализовывать более сложные функции, соединяя выход матрицы ИЛИ с одним из входов матрицы И:
Yk=Y(хz,xp,xn,Ys),
где Ys реализуется на одном из выходов ПЛМ.

Задача 9.10. На ПЛМ 8×4 для пяти переменных реализовать систему БФ:





Рис. 9.16. Реализация системы на ПЛМ
На рис. 9.16 представлена реализация этой системы БФ на ПЛМ (для упрощения рисунка из схемы удалены резисторы).

Очевидно, что в обоих случаях (рис. 9.15, 9.16) ПЛМ избыточны. В первом случае не используется одна схема И, во втором две. Во второй системе БФ функция y1 может быть минимизирована. Но ПЛМ избыточна, поэтому минимизация особого выигрыша не даст, тем более что конъюнкции, входящие в ее состав, повторяются в других функциях. ПЛМ, выпускаемые промышленностью, как правило, избыточны, т. к. задачи, решаемые разработчиками схем, весьма разнообразны. Например, микросхема КР556РТ1 – это ПЛМ 49×8 для 16 переменных (49 схем И на 16 переменных, 8 схем ИЛИ на 49 входов). В современных ПЛМ выходные каскады матрицы ИЛИ включают специальные схемы усилителей. Они дают возможность программировать выходной сигнал для представления его в прямой или инверсной форме, т. е. реализовывать функции типа:





перейти в каталог файлов

Образовательный портал Как узнать результаты егэ Стихи про летний лагерь 3агадки для детей

Образовательный портал Как узнать результаты егэ Стихи про летний лагерь 3агадки для детей