Главная страница
qrcode

раздел 8. 8. узлы цифровых устройств


Название8. узлы цифровых устройств
Анкорраздел 8.doc
Дата30.09.2017
Размер1.95 Mb.
Формат файлаdoc
Имя файлараздел 8.doc
ТипДокументы
#22564
Каталог

8. узлы цифровых устройств
Узлы цифровых устройств – это функционально законченные устройства, в состав которых входит некоторое количество (от единиц до нескольких сотен) электронных элементов. Узлы выполняют функции, которые широко используются при построении сложных цифровых дискретных устройств. Рассмотрим законы функционирования этих устройств и их схемы.
8.1. Дешифраторы
Дешифратор – это устройство, которое преобразует двоичный n-разрядный код в 2n-разрядный унитарный двоичный код. Унитарным кодом называется такой двоичный код, у которого состояние одного двоичного разряда противоположно состоянию всех остальных разрядов, т. е. если все разряды равны 0, то только один разряд равен 1. Таким образом, дешифратор имеет n входов и 2n выходов. Дешифраторы обозначаются латинскими буквами DC (декодер). Разрядность дешифратора считается по числу входных переменных. Так, при n=2 дешифратор называется двухразрядным, при n=3 трехразрядным и т. д. Если DC имеет 2n выходов, то он называется полным, в противном случае неполным. Например, двухразрядный полный DC может формировать на выходах один из следующих кодов: 1000, 0100, 0010, 0001. Такой DC называется DC с прямыми выходами. Если DC формирует на выходе коды 0111, 1011, 1101, 1110, то он называется инверсным. На схемах дешифраторы обозначают так, как показано на рис. 8.1.



Рис. 8.1. Обозначения дешифраторов:

а – полный двухразрядный DC с прямыми выходами;

б – полный двухразрядный DC с инверсными выходами;

в – полный трехразрядный DC с прямыми выходами;

г – полный трехразрядный DC с инверсными выходами

Выход, имеющий противоположное по отношению к остальным выходам значение, называется возбужденным.

В обозначениях дешифраторов различают несколько полей:

  • n-разрядное адресное поле (обозначено буквой А) показывает, сколько разрядов имеет входной код, где цифры 0 и 1 показывают вес разряда двоичного кода (0 – младший разряд, 1 – старший разряд кода и т. д.);
  • выходное поле (обозначений может не иметь) содержит 2n выходов. Выходные функции дешифратора с инверсными выходами обозначаются инверсиями;


  • поле Е – поле управляющего входа может присутствовать (рис. 8.1) или отсутствовать (рис. 8.6, б), и тогда его в обозначении DC опускают. Назначение этого входа рассмотрено ниже. На рис. 8.2 приведены таблица истинности DC, изображенного на рис. 8.1 (а) и БФ всех его выходов. На рис. 8.3 приведены таблица истинности DC, изображенного на рис. 8.1 (б) и БФ всех его выходов.


Рис. 8.2. Таблица истинности и булевы функции выходов двухразрядного дешифратора с прямыми выходами

Рис. 8.3.Таблица истинности и булевы функции выходов двухразрядного

дешифратора с инверсными выходами
При поступлении на вход дешифратора двоичного кода 00 (0 десятичного кода) возбуждается выход 0, при поступлении кода 01 (1) возбуждается выход 1 и т. д.
В таблице истинности DC, в любом столбце k (рис. 8.2) только одна единица, а в табл. 8.3 только один ноль, т. е. функция Yk фактически описывается конституентой единицы для дешифратора с прямыми выходами и конституентой нуля для дешифратора с инверсными выходами. Схемы дешифраторов представлены на рис. 8.4 (а) и рис. 8.4 (б).

Рис. 8.4. Схемы двухразрядных дешифраторов:

а – с прямыми выходами; б – с инверсными выходами

Введем еще одну переменную Е, на которую умножим булеву функцию каждого выхода DC:







Рис. 8.5. Схемы управляемых дешифраторов:

а – с прямыми выходами; б – с инверсными выходами
При Е=0 У0=У1=У2=У3=0 (рис. 8.5, а), а при Е=1 функции выходов принимают значения в зависимости от входного кода. Вход Е называют управляющим входом или входом стробирования. При Е=0 дешифратор «выключается», т. е. все выходы неактивны, а при Е=1 «включается» в работу. Такие дешифраторы называют управляемыми. Схемы управляемых дешифраторов представлены на рис. 8.5.

В цифровых устройствах принято так строить узлы, чтобы на основе малоразрядных устройств можно было строить многоразрядные. Продемонстрируем это на примере двухразрядного дешифратора.

Задача 8.1. Построить дешифратор трехразрядного двоичного кода на двухразрядных управляемых дешифраторах.

Для решения задачи сначала рассмотрим таблицу истинности трехразрядного дешифратора (табл. 8.1):
Таблица 8.1.

Таблица истинности трехразрядного дешифратора




Х1

Х2

Х3

У0

У1

У2

У3

У4

У5

У6

У7

0

0

0

0

1

0

0

0

0

0

0

0

1

0

0

1

0

1

0

0

0

0

0

0

2

0

1

0

0

0

1

0

0

0

0

0

3

0

1

1

0

0

0

1

0

0

0

0

4

1

0

0

0

0

0

0

1

0

0

0

5

1

0

1

0

0

0

0

0

1

0

0

6

1

1

0

0

0

0

0

0

0

1

0

7

1

1

1

0

0

0

0

0

0

0

1


Запишем систему булевых функций выходов дешифратора:

Переобозначим переменные , перепишем систему функций и преобразуем таблицу истинности:


Таблица 8.2


Преобразованная таблица истинности трехразрядного

дешифратора


Анализ табл. 8.2 показывает, что переменные z1 и z0 в верхней и нижней части таблицы принимают одни и те же значения. Поэтому их можно подать на адресные входы А0 и А1 двухразрядных дешифраторов. При поступлении на входы одинаковых комбинаций z1 и z0 у обоих дешифраторов будут возбуждаться одни и те же выходы. Но если на управляющий вход дешифратора DC1 подать инверсную переменную , а на вход DC2 прямую переменную Е, то:

  • при Е=0 DC2 отключится, т. е. У4=У5=У6=У7=0, но выходы DC1 будут возбуждаться в соответствие с кодами z1z0, т. к. ;

  • при Е=1, наоборот, отключится DC1 У0=У1=У2=У3=0, DC2 будет работать в соответствие с кодами z1z0.

Схема включения дешифраторов показана на рис. 8.6 (а), на рис. 8.6 (б) показано обозначение трехразрядного неуправляемого дешифратора, построенного на двух двухразрядных дешифраторах в соответствии с табл. 8.1.


Рис. 8.6. Схема и обозначение трехразрядного дешифратора:

а – схема трехразрядного дешифратора, собранного из двухразрядных дешифраторов; б - обозначение трехразрядного дешифратора на схемах

Задача 8.2. Построить схему четырехразрядного дешифратора двоичного кода на дешифраторах меньшей разрядности. Для решения задачи с помощью двухразрядных дешифраторов преобразуем таблицу истинности следующим образом (рассмотрим только левую часть таблицы).

Из табл. 8.3 видно, что дешифраторы DC2, DC3, DC4, DC5 дешифрируют одинаковые коды переменных х3х4. Дешифратор DC1 декодирует одну из комбинаций переменных х1х2 и в зависимости от нее включает в работу один из этих дешифраторов (рис. 8.7). Для работы DC1 на его вход Е необходимо подать постоянный сигнал, равный логической единице.
Таблица 8.3

Таблица истинности четырехразрядного дешифратора



Рис. 8.7. Четырехразрядный дешифратор, построенный на двухразрядных дешифраторах
Эту задачу можно решить и с использованием трехразрядных дешифраторов (рис. 8.8). При этом переменная х1 и ее инверсия включают или отключают дешифраторы DC1 или DC2.

Рис. 8.8. Четырехразрядный дешифратор, построенный на трехразрядных дешифраторах
8.2. Шифраторы
Шифратор (кодер) – это устройство, преобразующее 2n-разрядный унитарный код в заданную двоичную m-разрядную кодовую комбинацию. Шифраторы используются во многих устройствах, например, в различных клавиатурах, в которых при нажатии любой клавиши должен быть сформирован соответствующий ей двоичный код. Шифраторы синтезируются по таблице истинности, которая задает систему из m булевых функций.

Задача 8.3. Синтезировать схему шифратора, работающего по следующему закону:

  • шифратор имеет пять входов, на которые поступают логические сигналы;

  • шифратор имеет три выхода, на которых образуется двоичный код в соответствии с таблицей истинности (табл. 8.4);

  • схему шифратора выполнить на элементах И-Не.


Таблица 8.4

Таблица истинности шифратора



входа

Логическая переменная

Значения выходных сигналов

У3

У2

У1

0

Х1=1

1

0

1

1

Х2=1

0

1

0

2

Х3=1

1

0

0

3

Х4=1

0

1

1

4

Х5=1

1

1

1

5

Х12345=0

0

0

0


Рис. 8.9. Шифратор:

а – схема шифратора; б – обозначение шифратора на схеме

Составим БФ выходов и преобразуем их к базису И-Не:

На основе этих функций построим комбинационную схему устройства (рис. 8.9, а). На рис. 8.9 (б) показано обозначение шифраторов на схемах.
8.3. Преобразователи кодов
Преобразователь кода – это устройство, которое преобразует n-разрядный двоичный код в m-разрядный двоичный код. Вполне очевидно, что простейший преобразователь кода можно построить, последовательно соединив дешифратор и шифратор. Дешифратор преобразует n-разрядный двоичный код в унитарный код разрядностью 2n, а шифратор, имеющий 2n входов преобразует его в m-разрядный двоичный выходной код. Другой способ построения преобразователя кода состоит в построении таблицы истинности, в которой устанавливается соответствие между входным и выходным кодами, т. е. задается система m булевых функций от n переменных. И, наконец, для преобразователя кода можно использовать такие устройства как ПЗУ или ПЛМ.

Задача 8.4. Синтезировать преобразователь трехразрядного двоичного кода в код Грея. Код Грея – это двоичный код, у которого любые две соседние комбинации имеют отличие только в одном разряде. Этот код широко используется в различных системах автоматики. Кстати, он используется при разметке карт Карно. Для получения кода Грея разработано несколько способов. Например, находится сумма по модулю два (функция f6 из табл. 2.2) двоичного числа с ним самим, сдвинутым на один разряд вправо (крайний справа разряд сдвинутого числа отсекается) (рис. 8.10).


Рис. 8.10. Преобразование двоичного кода в код Грея
Составим таблицу истинности для преобразователя, нанесем функции выходов на карты Карно (рис. 8. 11). После минимизации функции будут иметь вид:

Схема преобразователя приведена на рис. 8.12 (а). На рис. 8.12 (б) показано обозначение преобразователей кодов на схемах.

Рис. 8.11. Таблица истинности и карты Карно:

а – таблица истинности преобразователя двоичного кода в код Грея;

б – карта Карно функции Y1; в – карта Карно функции Y2;

г – карта Карно функции Y3


Рис. 8.12. Преобразователь в код Грея

а – схема преобразователя; б – обозначение преобразователей кода на схемах
8.4. Мультиплексоры
Мультиплексором (коммутатором) называется устройство, имеющее n адресных входов, 2n входов данных (информационных), один выход и выполняющее передачу данных (переключение, коммутацию) с одного из информационных входов на выход, в зависимости от двоичного кода, поданного на адресные входы. Мультиплексоры могут иметь управляющий или стробирующий вход. Количество информационных входов может быть равно 4, 8, 16 и тогда мультиплексоры называют 4 на один, 8 на один или 16 на один соответственно. Таблицы истинности и обозначение мультиплексоров приведены на рис. 8.13.

Рис. 8.13. Таблицы истинности и обозначение управляемых мультиплексоров:

а – мультиплексор 4 на 1; б – мультиплексор 8 на 1

В таблице истинности мультиплексоров при Е=0 выходной сигнал всегда равен нулю, поэтому значения переменных А0 и А1 безразличны (обозначены Х).

В мультиплексорах имеется поле адреса (А), на которое подается двоичный код. В соответствии с эти кодом один из информационных входов поля D переключается на выход. Таким образом, функцию выхода мультиплексора 4 на 1 можно записать в следующем виде:

Переменная Е – дополнительная переменная, которая подается на стробирующий вход мультиплексора. При Е=1 и комбинации в поле адреса А=00 на выход переключается информационный вход D0, при А=01 – вход D1, при А=10 – вход D2, при А=11 – вход D3.

Из анализа формулы 8.2 следует, что функция f мультиплексора содержит логическую сумму функций выходов дешифратора (формула 8.1), причем конъюнкция каждого выхода дополнительно умножается на Е и на значение Dk соответствующего информационного входа (k=0,1,2,3).

Таким образом, мультиплексор состоит из дешифратора для выбора информационного входа и набора элементов И для реализации подключения выбранного информационного входа на выход. Для мультиплексора 4 на 1 схема представлена на рис. 8.14. Для мультиплексоров 8 на один БФ выхода имеет вид:

При комбинации на адресных входах А=000 на выход переключается информационный вход D0, при А=001 – вход D1, при А=110 – вход D6, при А=111 – вход 7 и т. д. В мультиплексор 8 на 1 входит трехразрядный дешифратор, 8 схем И, схема ИЛИ на 8 входов.


Рис. 8.14. Схема мультиплексора четыре на один

8.5. Демультиплексоры
Демультиплексор, это устройство обратное мультиплексору, т. е. входной сигнал коммутируется на одно из нескольких направлений в зависимости от кода на адресных входах. По аналогии с мультиплексорами демультиплексоры можно называть один на четыре, один на восемь и т. д. Таблица истинности демультиплексора 4 на 1, БФ его выходов и схема приведены на рис. 8.15.


Рис. 8.15. Демультиплексор 1 на 4:

а – таблица истинности; б – БФ выходов; в – схема демультиплексора

8.6. Сумматоры
Сумматор – это устройство для арифметического сложения двоичных кодов чисел. Сложение чисел производится поразрядно. Структурная схема четырехразрядного сумматора представлена на рис. 8.16. Здесь, А и В представляют собой четырехразрядные числа. При сложении чисел между разрядами производится перенос.

Рис. 8.16. Сумматор для сложения 4-х разрядных двоичных чисел.
Арифметическое сложение подчиняется следующим правилам (рис. 8.17).


Ai

Bi

(A+B)i

0

0

0

0

1

1

1

0

1

1

1

(1)0


Рис. 8.17. Правила и примеры сложения двоичных чисел
Если одноименные разряды обоих чисел равны 1, то значение их суммы равно 0, и возникает перенос, который прибавляется к сумме старших разрядов. В примерах на рис. 8.18 разряды, из которых произошел перенос, выделены.


Рис. 8.18. Примеры сложения двоичных чисел
Таким образом, устройство для сложения многоразрядных чисел состоит из ячеек двух типов:

  • для сложения самых младших разрядов ячейка должна иметь два входа для приема A0 и B0 и два выхода для формирования значения суммы разрядов и переноса в старший разряд;

  • для сложения остальных разрядов каждая k-ая ячейка должна иметь три входа для переменных Ak, Bk, переноса из предыдущего разряда Pk-1 и два выхода.

Таблица истинности для нулевого разряда сумматора и карты Карно функций S0 и P0 приведены на рис. 8.19.

Рис. 8.19. Сумматор младших разрядов:

а – таблица истинности; б – карта Карно функции суммы;

в – карта Карно функции переноса
Из карт Карно следует:


Устройство, описываемое этими функциями, называется полусумматором. Схема полусумматора и его обозначение на схемах показано на рис. 8.20.


Рис. 8.20. Полусумматор:

а – схема полусумматора; б – обозначение на схемах
Для полного сумматора таблица истинности, карты Карно приведены на рис. 8.21. Схема полного сумматора приведена на рис. 8.22. Полный сумматор может быть собран из двух полусумматоров (рис. 8.23, а), обозначение полного сумматора приведено на рис. 8.23 (б).


Рис. 8.21. Полный сумматор:

а – таблица истинности; б – карты Карно для суммы и переноса



Рис. 8.22. Схема полного сумматора


Рис. 8.23. Полный сумматор

а – из двух полусумматоров; б – обозначение полного сумматора
Для сложения n-разрядных чисел нужно использовать один полусумматор для нулевого разряда и n-1 полных сумматоров для остальных разрядов. На рис. 8.24 приведена схема 4-х разрядного сумматора.


Рис. 8.24. Схема сумматора для сложения двух четырехразрядных чисел





перейти в каталог файлов


связь с админом